

GRABADOR DE MEMORIAS "EPROM" PARA EL CANAL
DE COMUNICACIONES "CANEST-1"

Rodríguez Rossini G. Martínez R. G.

Dpto. Diseño - Div. de Informática
Inst. Nac. de Cardiología - Mexico D.F.

R E S U M E N -----

La memoria permanente es indispensable en toda computadora y el tipo "EPROM" el más apropiado para prototipos y producción a baja escala. -- Por esta razón se desarrolló un circuito y programas para grabar de una manera eficiente los tipos más comunes de dichas memorias. El circuito se comunica a través del canal "CANEST-1" con micro-computadoras "tipo Apple". Sus programas de uso están escritos en lenguajes ensamblador para "Z-80" y 'UCSD Pascal'. El desarrollo se efectuó contemplando la posibilidad de utilizar diferentes micro-computadoras.

La memoria permanente constituye una parte esencial de todos los sistemas de cómputo y su manejo eficiente adquiere especial relevancia en el desarrollo de instrumental computarizado. Debido a esto todos los "sistemas de desarrollo" comerciales incluyen un dispositivo para la grabación de programas en estas.

Para las actividades de diseño y de producción a baja escala resulta resulta incosteable el uso de memorias tipo "ROM", y por esto se llevó a cabo el desarrollo de un sistema grabador de memorias tipo "EPROM", compatible con un canal de comunicaciones propuesto por nosotros (1) y denominado "CANEST-1" (CANal ESTándard 1), que integra un Sistema de Desarrollo de diseño propio.

El dispositivo aquí descrito permite grabar en los circuitos integrados de memoria "EPROM" más comunes actualmente en el mercado: ' 2 7 0 8 ' , ' 2 7 1 6 ' y ' 2 7 3 2 ' .

Las señales de control se obtienen del arreglo combinatorio de las salidas de los circuitos ' U 7 ' , ' U 10 ' y ' U 5 ' y de los transistores " Q 1 ' , ' Q 2 ' y ' Q 3 ' .

Para obtener los 25 V requeridos para grabación, y debido a que el canal solamente tiene 12 V , se implementa una fuente con el oscilador ' U 9 ' que maneja los transistores ' Q 4 ' y ' Q 5 ' para doblar el voltaje, que finalmente es regulado por el circuito ' U ' .

PROGRAMAS Las tareas relacionadas con el manejo de memoria son:

grabar un arreglo de datos en un sector dado; leer un sector; desplegar, imprimir o generar un archivo de datos; y seleccionar el tipo de circuito a ser usado.

Ya que esencialmente se trata de recuperar información de un archivo (normalmente residente en disco) y grabarla, es conveniente generar un 'arreglo de trabajo' en memoria principal que puede ser -- inspeccionado o transmitido bidireccionalmente a la interfase de grabación. De esta manera resulta cómoda la verificación visual o automática del contenido de la "EPROM".

El uso del conjunto de facilidades se estructura de la siguiente manera:

GEPR0M : A) rreglo C) ondiciones G) raba L) ee F) in

Donde:

ARREGLO: C) arga V) erifica T) ransfiere

La verificación implica comparar el "arreglo de trabajo" contra un archivo, y la transferencia implica mover dicho arreglo a pantalla, impresora o disco.

CONDICIONES: Despliega y permite modificar las condiciones actuales de trabajo.

GRABA: Graba bajo las condiciones actuales de trabajo.

LEE: lee la memoria bajo las condiciones actuales.

Esta estructura puede implementarse fácilmente usando una combinación de rutinas en ensamblador y Pascal, de tal manera que se alcanza funcionalidad y velocidad de operación.

El registro de datos es de escritura/lectura, en lectura se accesa una localidad del circuito "EPROM" y en escritura se graba una localidad del circuito "EPROM".

El registro de control está contiene 5 grupos de líneas:

b 0	b 1	significado
1	0	* incrementa el contador de direcciones
x	1	* limpia el contador de direcciones
b 2		
0		* tercer estado en el registro de datos
1		* registro de datos activo
b 3		* señal de control "TTL"
b 4	b 5	Señal de control baja
0	0	* 0 V
0	1	* 0 V
1	0	* + 12 V
1	1	* + 5 V
b 6	b 7	Señal de control alta
0	0	* 0 V
0	1	* + 5 V
1	0	* + 25 V
1	1	* tercer estado

La selección del registro se realiza mediante un decodificador de 3 a 8 líneas (U 11) y estas se separan en dos grupos: lectura de L0 a L3 y escritura de E0 a E3.

Para simplificar el diseño, se usa un "módulo de personalidad" que permite reorganizar las señales hacia la memoria.

Las direcciones se generan con un contador de 12 bits (U 2) que se controla desde las líneas 0 y 1 del registro.

Los datos contenidos en el circuito "EPROM" se pueden leer -- siempre que el circuito ' U 3 ' se accese; mientras que se puede grabar quitando el tercer estado del retenedor ' U 4 ' mediante el bit 2 del registro de control.

STA CONTL ;baja la línea de programación
 LDA CONTROL ;inicio de secuencia para incrementar dirección
 AND #0FE
 STA CONTL ;baja la línea de reloj
 ORA #01
 STA CONTI. ;levanta la línea de reloj
 RTS

D I S C U S I O N Y C O N C L U S I O N E S

El dispositivo descrito puede verse como una interfase de un procesador que maneje el canal de comunicaciones "CANEST-1", en este caso una microcomputadora tipo "Apple", pero su filosofía permite -- ser aplicada a otras máquinas.

Su empleo permitió ahorrar considerable cantidad de tiempo y recursos durante el desarrollo de un simulador de patrones electrocardiográficos complejos (4) y de un electrocardiógrafo computarizado (5). Resultando incomparablemente más práctico que los grabadores comerciales de teclado.

Los lineamientos generales de estructura son concordantes con las tendencias actuales en la materia (6).

R E F E R E N C I A S

- 1 RODRIGUEZ ROSSINI G. Sistema para el desarrollo de instrumentos en base a micro-procesadores. Memorias III Simposio de Instrumentación (Mexico) 1984.
- 2 MOTOROLA INC. "Motorola Memory Data Manual". Motorola Inc. (Austin, Texas) 1980.
- 3 INTEL CORP. "Component Data Catalog" Intel Corp. (Santa Clara, California), 1981.
- 4 RODRIGUEZ ESPINOSA M. Simulador computarizado de electrocardiogramas. Memorias VI Congr. Nac. Ing. Biomed. (Querétaro), 1983.
- 5 ROJAS VILLANUEVA M. Electrocardiógrafo Multicanal Computarizado. Mem. 270. Congr. Nac. Ciencias Fisiológicas, trab. 236; 1984.
- 6 STFAVE CIARCIA Build an Intelligent EPROM Programmer. Byte 6 : 36 - 48; 1981

STA CONTL ;baja la línea de programación
 LDA CONTROL ;inicio de secuencia para incrementar dirección
 AND #0FE
 STA CONTL ;baja la línea de reloj
 ORA #01
 STA CONTI. ;levanta la línea de reloj
 RTS

D I S C U S I O N Y C O N C L U S I O N E S


El dispositivo descrito puede verse como una interfase de un procesador que maneje el canal de comunicaciones "CANEST-1", en este caso una microcomputadora tipo "Apple", pero su filosofía permite -- ser aplicada a otras máquinas.

Su empleo permitió ahorrar considerable cantidad de tiempo y recursos durante el desarrollo de un simulador de patrones electrocardiográficos complejos (4) y de un electrocardiógrafo computarizado (5). Resultando incomparablemente más práctico que los grabadores comerciales de teclado.

Los lineamientos generales de estructura son concordantes con las tendencias actuales en la materia (6).

R E F E R E N C I A S

- 1 RODRIGUEZ ROSSINI G. Sistema para el desarrollo de instrumentos en base a micro-procesadores. Memorias III Simposio de Instrumentación (Mexico) 1984.
 - 2 MOTOROLA INC. "Motorola Memory Data Manual". Motorola Inc. (Austin, Texas) 1980.
 - 3 INTEL CORP. "Component Data Catalog" Intel Corp. (Santa Clara, California), 1981.
 - 4 RODRIGUEZ ESPINOSA M. Simulador computarizado de electrocardiogramas. Memorias VI Congr. Nac. Ing. Biomed. (Querétaro), 1983.
 - 5 ROJAS VILLANUEVA M. Electrocardiógrafo Multicanal Computarizado. Mem. 270. Congr. Nac. Ciencias Fisiológicas, trab. 236; 1984.
 - 6 STPAVE CIARCIA Build an Intelligent EPROM Programmer. Byte 6 : 36 - 48; 1981
-



GRABADOR DE EPROM
DISEÑO: GENARO RODRIGUEZ R.
DIBUJO: GUSTAVO MARTINEZ R.
I. N. C.
3091-2-10A3

Fig. 4 - Circuito




Fig.1 - Diagrama de tiempos del circuito ' 2 7 0 8 '




Fig. 2 - Diagrama de tiempos del circuito ' 2 7 1 6 '




Fig. 3 - Diagrama de tiempos del circuito ' 2 7 3 2 '